Tema 3: Circuitos combinacionales I.

3.1: Introducción.

3.2: Síntesis de circuitos combinacionales sencillos utilizando circuitos integrados SSI

3.3: Análisis de circuitos combinacionales utilizando circuitos integrados SSI

3.4: Fenómenos aleatorios (no).

La Ingeniería no es sólo una profesión aprendida, sino una en constante aprendizaje, en la cual los practicantes primero fueron estudiantes y así se mantienen a lo largo de su carrera activa.

William L. Everitt

3.1: Introducción.

Hasta ahora hemos visto:

- El sistema de numeración binario

- Algunos *códigos binarios* que se utilizan en el campo de la *Electrónica Digital*.

- Un conjunto de *axiomas* que definen las *Álgebras de Boole* y algunos *teoremas* que nos permiten operar con *variables* y con *funciones lógicas*.

- Los conceptos de *constante*, *variable* y *función lógica*, así como diversas formas de representar/definir una función lógica.

- Las *puertas lógicas* (circuitos electrónicos).

- Método de *Karnaugh-Veitch* para simplificar funciones dependientes de 2, 3 y 4 variables.

Todos estos conceptos y herramientas nos van a permitir analizar y diseñar circuitos digitales en lo que resta de curso. El primer paso que es necesario dar en este sentido es clasificar los Sistemas Digitales de acuerdo con su comportamiento:

$$\textit{Sistemas Digitales}\begin{cases}\cdot\ \textit{Sistemas combinacionales.}\\ \cdot\ \textit{Sistemas secuenciales.}\end{cases}$$

DEF.: Se dice que un circuito dado es un *sistema combinacional* si el valor lógico de sus salidas en cualquier instante de tiempo t_1 que se considere, sólo depende del valor lógico de sus entradas en dicho instante de tiempo t_1.

Ejemplos:



c	b	a	f
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Nota: siempre que $(c,b,a) = 1\ 1\ 0$, la salida (f) será igual a 1

_ Las puertas lógicas son circuitos combinacionales.

_ En general, se puede afirmar que cualquier circuito realizado con puertas lógicas que *no tenga ninguna realimentación* es un sistema combinacional.



Ejemplos de circuitos que no son combinacionales (son secuenciales)





Latch SR de grabado prioritario.

≡



- Teniendo en cuenta lo ya visto, para analizar y diseñar circuitos combinacionales sólo queda por ver los tipos de circuitos integrados digitales que hay de éste tipo y qué funciones realizan.

- Para poder analizar y estudiar los circuitos integrados comerciales con un cierto orden, es necesario clasificarlos de acuerdo con algún criterio. A continuación se muestra una clasificación de los circuitos integrados en función del número de puertas que contienen.

Escala de integración	Nº de puertas/IC	Aplicación
SSI (Small scale integration)	1 – 10	Puertas lógicas y biestables
MSI (Medium scale integration)	10 – 100	Decodificadores, codificadores, multiplexores, circuitos aritméticos, contadores, registros, etc.
LSI (Large scale integration)	100 – 10^3	Pequeños microprocesadores, memorias, PLDs, etc.
VLSI (Very large scale integration)	10^3 – 10^4	Microprocesadores, memorias, PLDs, etc.
ULSI (Ultra large scale integration)	10^4 – 10^5	Microprocesadores, memorias, PLDs, FPGAs, DSPs, Microcontroladores.
GLSI (Giga large scale integration)	> 10^5	Microprocesadores

Curiosidad:

· A principios de los años 80 del siglo pasado se fabricaban chips en cuyo interior había $0{,}1\times10^6$ transistores.

· A finales de los años 80 del siglo pasado se fabricaban chips en cuyo interior había 1×10^6 transistores.

· A mediados de los años 90 del siglo pasado se fabricaban chips en cuyo interior había 10×10^6 transistores.

· En 2004 se fabricaban chips en cuyo interior había 100×10^6 transistores.

· En 2009 se fabricaban chips en cuyo interior había 1000×10^6 transistores.

· … hay un límite en cuanto al número de transistores que se pueden meter en un chip

- *Ejemplos* de circuitos integrado de la escala de integración pequeña (SSI):



74xxx00



74xxx02





74xxx04



74xxx08

3.2: Diseño (síntesis) de circuitos combinacionales sencillos utilizando circuitos integrados SSI (puertas lógicas)

- En este tema sólo se va a ver cómo se analizan y diseñan sistemas combinacionales utilizando circuitos integrados de la escala de integración baja (SSI)

SSI $\Leftrightarrow$ puertas lógicas

- El proceso de diseño (síntesis) de un sistema combinacional utilizando puertas lógicas (circuitos integrados de la escala SSI) se puede esquematizar de la siguiente manera:

Definición del comportamiento del sistema/circuito a diseñar

Sistema combinacional

Sistema secuencial

_ Se determina el número de *entradas* y se le asigna una *variable lógica* a cada una

_ Se determina el número de *salidas* y se le asigna una *función lógica* a cada una

(1) Se determina una *expresión algebraica* de la función asociada a cada salida (en general, ni será canónica ni la más sencilla)

Tabla de verdad de la función asociada a cada salida

Se determinan las expresiones algebraicas *canónicas* de la función asociada a cada salida

Continúa en la siguiente diapositiva

Viene de la diapositiva anterior

Se determinan las expresiones *más sencillas* de la función asociada a cada salida (*Karnaugh-Veitch*)

Se diseña un circuito, utilizando puertas lógicas, a partir de la expresión más sencilla de cada función

Se simula el comportamiento del circuito diseñado. Si no se ajusta al comportamiento especificado se vuelve al paso (1)

Se construye el circuito diseñado y se verifica que su funcionamiento se ajusta a las especificaciones (si no es así, se vuelve al paso 1).

- - - - Camino alternativo

—— Camino habitual

El procedimiento de diseño anterior se puede indicar de la siguiente manera:

1º paso: A partir de la descripción del comportamiento del circuito a diseñar se determina si dicho circuito corresponde a un sistema *combinacional* o *secuencial*. En el caso de que sea un *sistema secuencial* hay que esperar a ver el tema 5 y en el caso de que sea un *sistema combinacional*, se continúa con el siguiente paso (2).

2º paso: Se determina el número de *entradas* y se le asigna una *variable lógica* a cada una. Se determina el número de *salidas* y se le asigna una *función lógica* a cada una.

3º paso: A partir de la descripción del comportamiento del circuito a diseñar se determina una *expresión lógica* de cada *función* a implementar o bien se determina su *tabla de verdad*.

4º paso: A partir de las *expresiones lógicas* o de las *tablas de verdad* de las distintas funciones obtenidas en el paso anterior se determinan sus *expresiones canónicas*.

5º paso: Se determinan las expresiones más sencillas de las funciones a implementar utilizando el método de *Karnaugh-Veitch*.

6º paso: A partir de la expresión más sencilla de cada función se diseña un circuito que las implemente, utilizando puertas lógicas.

7º paso (opcional): Se simula el comportamiento del circuito diseñado en el paso anterior. Si el comportamiento del circuito no se ajusta a lo especificado inicialmente se vuelve al paso 3.

8º paso: Se construye el circuito y se comprueba que cumple las especificaciones (en el caso de que no sea así, se vuelve al paso 3).

Ejemplo: Diseño de un circuito que sume dos números binarios $A(a_1, a_0)$ y $B(b_1, b_0)$, sin signo, utilizando puertas lógicas.

1º paso: El circuito a diseñar corresponde a un *sistema combinacional*.

2º paso: Se determina el número de *entradas* (a_1, a_0, b_1, b_0) y de *salidas* (c, s_1, s_0) del circuito a diseñar.

$$\begin{array}{rrrl} & a_1 & a_0 & \equiv A \\ + & b_1 & b_0 & \equiv B \\ \hline c & s_1 & s_0 & \equiv A+B \end{array}$$



3º paso: en la siguiente página se indica la *tabla de verdad* de las funciones a implementar.

Nota: Los valores de los números *binarios* $(a_1\ a_0)_2$ y $(b_1\ b_0)_2$ se representan a nivel lógico mediante 1_s y 0_s *lógicos*. Es decir, se realiza la siguiente analogía:

1 *aritmético* ≡ 1 *lógico* ≡ 5V 0 *aritmético* ≡ 0 *lógico* ≡ 0V

2	1	2	1	4	2	1
a_1	a_0	b_1	b_0	c	s_1	s_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

valor lógico que representa un 1_2 (aritmético)

$$\begin{array}{rl} \overset{4\ \ 2\ \ 1}{a_1\ a_0} & \equiv A \\ +\ b_1\ b_0 & \equiv B \\ \hline c\ s_1\ s_0 & \equiv A+B \end{array}$$



$$A = 1, \quad B = 2, \quad A + B = 3$$

$$\left.\begin{array}{l} A \equiv a_1 a_0 = 01_2 \\ B \equiv b_1 b_0 = 10_2 \end{array}\right\} \rightarrow c s_1 s_0 = 011_2$$

4º paso: Se determinan las *expresiones canónicas* de las funciones a implementar

$$s_0(a_1,a_0,b_1,b_0)=\sum\nolimits_4(1,3,4,6,9,11,12,14)=\prod\nolimits_4(0,2,5,7,8,10,13,15)$$

$$s_1(a_1,a_0,b_1,b_0)=\sum\nolimits_4(2,3,5,6,8,9,12,15)=\prod\nolimits_4(1,2,4,5,8,11,14,15)$$

$$c(a_1,a_0,b_1,b_0)=\sum\nolimits_4(7,10,11,13,14,15)=\prod\nolimits_4(3,6,7,9,10,11,12,13,14,15)$$

5º paso: Se determinan las expresiones más sencillas de las funciones a implementar utilizando el método de *Karnaugh-Veitch*

$$s_0(a_1,a_0,b_1,b_0)=\sum\nolimits_4(1,3,4,6,9,11,12,14)=\overline{a}_0b_0+a_0\overline{b}_0=a_0\oplus b_0$$

$$s_1(a_1,a_0,b_1,b_0)=\sum\nolimits_4(2,3,5,6,8,9,12,15)=\overline{a}_1\overline{a}_0b_1+\overline{a}_1b_1\overline{b}_0+\overline{a}_1a_0\overline{b}_1b_0+a_1a_0b_1b_0+$$
$$+a_1\overline{b}_1\overline{b}_0+a_1\overline{a}_0\overline{b}_1=\cdots=a_1\oplus b_1\oplus(a_0b_0)$$

$$c(a_1,a_0,b_1,b_0)=\sum\nolimits_4(7,10,11,13,14,15)=a_1a_0b_0+a_0b_1b_0+a_1b_1=(a_1+b_1)a_0b_0+a_1b_1$$

Comentario: la tabla de *Karnaugh-Veitch* para simplificar la función

$$s_1(a_1, a_0, b_1, b_0) = \sum_4 (2,3,5,6,8,9,12,15)$$

presenta una distribución de 1s con una simetría, en este caso, *impar*. Esto implica que al menos parte de la expresión más sencilla de s_1 se puede expresar en función de sumas *xor* y/o *xnor*.

a_1a_0 \ b_1b_0	00	01	11	10
00	0	1	1 3	1 2
01	4	1 5	7	1 6
11	1 12	13	1 15	14
10	1 8	1 9	11	10

Demostración expresión de s_1: a partir de la expresión más sencilla se s_1 obtenida utilizando el método de *Karnaugh-Veitch*:

$$s_1(a_1, a_0, b_1, b_0) = \sum_4 (2,3,5,6,8,9,12,15) =$$

$$= \overline{a_1}\,\overline{a_0}\,b_1 + \overline{a_1}\,b_1\overline{b_0} + \overline{a_1}\,a_0\overline{b_1}\,b_0 + a_1 a_0 b_1 b_0 + a_1\overline{a_0}\,\overline{b_1} + a_1\overline{b_1}\,\overline{b_0}$$

se deduce lo siguiente:

$$s_1(a_1, a_0, b_1, b_0) = \overline{a_1}\,\overline{a_0}\,b_1 + \overline{a_1}\,b_1\overline{b_0} + \overline{a_1}\,a_0\overline{b_1}\,b_0 + a_1 a_0 b_1 b_0 + a_1\overline{a_0}\,\overline{b_1} + a_1\overline{b_1}\,\overline{b_0} =$$

$$= \left(\overline{a_1}\,\overline{b_1} + a_1 b_1\right) a_0 b_0 + a_1\overline{b_1}\left(\overline{a_0} + \overline{b_0}\right) + \overline{a_1}\,b_1\left(\overline{a_0} + \overline{b_0}\right) =$$

$$= \left(\overline{a_1 \oplus b_1}\right) a_0 b_0 + \left(a_1\overline{b_1} + \overline{a_1}\,b_1\right)\left(\overline{a_0} + \overline{b_0}\right) =$$

$$= \overline{a_1 \oplus b_1}\; a_0 b_0 + \left(a_1 \oplus b_1\right)\overline{a_0 b_0} = a_1 \oplus b_1 \oplus \left(a_0 b_0\right)$$

6º paso: Se dibuja un esquema de los circuitos que implementan las funciones c, s_1 y s_0 a partir de las expresiones simplificadas (la implementación no es única).



3.3: Análisis de sistemas combinacionales realizados con circuitos integrados SSI

"Conocemos el esquema de un circuito combinacional y queremos determinar qué hace dicho circuito ≡ qué función o funciones lógicas implementa"

Ejemplo:



1º paso: Se asignan *variables* a las *entradas* y *funciones* a las *salidas*.



2º paso: Partiendo de las entradas, se van determinando las expresiones lógicas correspondientes a las salidas de las distintas puertas lógicas hasta determinar la expresión lógica de la salida (o salidas) del circuito.



Ejercicio: Al circuito de control de la alarma contra robos del *Banco de Sereno* llegan cuatro hilos conductores:



- el conductor *a* procede de un interruptor secreto.
- el conductor *b* procede de un sensor de presión situado debajo de la caja fuerte.
- el conductor *c* procede de un reloj electrónico alimentado por baterías.
- el conductor *d* procede del sistema electromecánico de apertura de la caja fuerte.

Las siguientes condiciones provocan una tensión de 5 voltios (con respecto a masa) en el correspondiente conductor:

- v_a = 5v si el interruptor secreto está pulsado.
- v_b = 5v si cambia el peso de la caja fuerte.
- v_c = 5v si el reloj marca entre las $10{:}00_{AM}$ y las $14{:}00_{PM}$
- v_d = 5v si se introduce una código de apertura incorrecto a través del teclado alfanumérico situado en la puerta de la caja fuerte.

La lógica de control de la alarma contra robos ha sido programada de la siguiente forma:

i) Suena la alarma entre las 10:00AM y las 14:00PM en los siguientes casos:

1º caso: si estando pulsado el interruptor secreto, cambia el peso de la caja fuerte.

2º caso: si se introduce un código de apertura de la caja fuerte incorrecto.

ii) Suena la alarma entre las 14:00PM de un día y las 10:00AM del día siguiente en los siguientes casos:

1º caso: si se introduce un código de apertura de la caja fuerte incorrecto y el interruptor secreto no está pulsado.

2º caso: si cambia el peso de la caja fuerte.

Obtén una función lógica que describa el estado de la alarma del banco.

Acuerdo:



$$a = \begin{cases} 1 & \text{si el interruptor secreto está pulsado} \\ 0 & \text{si el interruptor secreto no está pulsado} \end{cases}$$

$$b = \begin{cases} 1 & \text{si cambia el peso de la caja fuerte} \\ 0 & \text{si no cambia el peso de la caja fuerte} \end{cases}$$

$$c = \begin{cases} 1 & \text{si es entre las } 10{:}00_{\text{AM}} \text{ y las } 14{:}00_{\text{PM}} \\ 0 & \text{si es entre las } 14{:}00_{\text{PM}} \text{ y las } 10{:}00_{\text{AM}} \end{cases}$$

$$d = \begin{cases} 1 & \text{si se introduce un código de apertura incorrecto} \\ 0 & \text{si se introduce un código de apertura correcto} \end{cases}$$

$$alarma(d,c,b,a) = \begin{cases} 1 & \text{si suena la alarma del banco} \\ 0 & \text{si no tiene que sonar la alarma} \end{cases}$$

Solución: $alarma(d,c,b,a) = c(a \cdot b + d) + \overline{c}(d \cdot \overline{a} + b)$

i) Estando entre las 10:00AM y las 14:00PM ($c = 1$) suena la alarma ($alarma = 1$) en los siguientes casos:

1º caso: si estando pulsado el interruptor secreto ($a = 1$), cambia el peso de la caja fuerte ($b = 1$) .

2º caso: si se introduce un código de apertura de la caja fuerte incorrecto ($d = 1$).

ii) Estando entre las 14:00PM de un día y las 10:00AM del día siguiente ($c = 0$) suena la alarma ($alarma = 1$) en los siguientes casos:

1º caso: si se introduce un código de apertura de la caja fuerte incorrecto ($d = 1$) y el interruptor secreto no está pulsado ($a = 0$) .

2º caso: si cambia el peso de la caja fuerte ($b = 1$).

Solución: $$alarma(d,c,b,a) = c \cdot a \cdot b + c \cdot d + \overline{c} \cdot d \cdot \overline{a} + \overline{c} \cdot b = c(a \cdot b + d) + \overline{c}(d \cdot \overline{a} + b)$$

Circuito



$$alarma(d,c,b,a) = c(a \cdot b + d) + \overline{c}(d \cdot \overline{a} + b)$$



Circuito



$$alarma(d,c,b,a) = c(a \cdot b + d) + \overline{c}(d \cdot \overline{a} + b) =$$

$$= \sum\nolimits_4 (2,3,7,8,10,11,12,14,15) = d(c + \overline{a}) + b(\overline{c} + a)$$



Ejercicio: En una planta química situada en Orense se utiliza un tanque de fibra de vidrio para almacenar un determinado compuesto altamente inflamable. Para supervisar en todo momento el estado de dicho compuesto, se han conectado al tanque 3 sensores:

_ El sensor z indica, mediante una variable binaria (z), cuando la temperatura $\boldsymbol{T}$ en el interior del tanque supera los 18 ºC.

_ El sensor y indica, mediante una variable binaria (y), cuando la temperatura $\boldsymbol{T}$ en el interior del tanque supera los 35 ºC.

_ El sensor x indica, mediante una variable binaria (x), cuando la presión $\boldsymbol{P}$ en el interior del tanque supera los 2 miliBares.

a) Determina la tabla de verdad de una función lógica que indique si el compuesto está almacenado en las siguientes *condiciones óptimas*:

$$18 < \boldsymbol{T}_{^oC} < 35 \quad \text{y} \quad \boldsymbol{P}_{\boldsymbol{B}} < 0.002$$

b) Determina las expresiones canónicas de la función anterior.

Nota: supón que los sensores no se pueden averiar

Definiciones:

$$z = \begin{cases} 1 & si\ \ T > 18^{o}C \\ 0 & en\ caso\ contrario \end{cases} \qquad y = \begin{cases} 1 & si\ \ T > 35^{o}C \\ 0 & en\ caso\ contrario \end{cases} \qquad x = \begin{cases} 1 & si\ \ P > 0.002B \\ 0 & en\ caso\ contrario \end{cases}$$

$$f(z,y,x) = \begin{cases} 1 & \text{si el compuesto está almacenado en las } condiciones\ óptimas \\ 0 & \text{si el compuesto no está almacenado en las } condiciones\ óptimas \end{cases}$$

$$Condiciones\ óptimas = \begin{cases} 1 & si\ \ 18\,^{o}\mathrm{C} < T < 35\,^{o}\mathrm{C} \ \Rightarrow\ z = 1, y = 0 \\ P < 0.002 \ \Rightarrow\ x = 0 \end{cases}$$

Solución:



z	y	x	f
0	0	0	0
0	0	1	0
0	1	0	x
0	1	1	x
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

¿$T < 18$ y $T > 35$?

$$f(z,y,x) = \sum\nolimits_{3}(4) + \sum\nolimits_{\phi}(2,3)$$

$$f(z,y,x) = \prod\nolimits_{3}(0,1,2,6,7) \cdot \prod\nolimits_{\phi}(4,5)$$

Simplificando la función f por Karnaugh-Veitch se obtiene lo siguiente:

$$f(z,y,x) = \sum\nolimits_3 (4) + \sum\nolimits_\phi (2,3) = z \cdot \overline{y} \cdot \overline{x} = z \cdot \overline{y + x}$$

$$f(z,y,x) = \prod\nolimits_3 (0,1,2,6,7) \cdot \prod\nolimits_\phi (4,5) = z \cdot \overline{y} \cdot \overline{x} = z \cdot \overline{y + x}$$



Circuito:



$$f(z,y,x) = z \cdot \overline{y} \cdot \overline{x} = z \cdot \overline{y + x}$$

Ejercicio: Obtén las expresiones canónicas de un circuito convertidor de palabras código $BCD_{natural}$ a palabras código $BCD_{exceso\ 3}$



Solución:

	$BCD_{natural}$				$BCD_{exceso\text{-}3}$			
	d	c	b	a	f_3	f_2	f_1	f_0
0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	1	0	0
2	0	0	1	0	0	1	0	1
3	0	0	1	1	0	1	1	0
4	0	1	0	0	0	1	1	1
5	0	1	0	1	1	0	0	0
6	0	1	1	0	1	0	0	1
7	0	1	1	1	1	0	1	0
8	1	0	0	0	1	0	1	1
9	1	0	0	1	1	1	0	0
	1	0	1	0	x	x	x	x
	1	0	1	1	x	x	x	x
	1	1	0	0	x	x	x	x
	1	1	0	1	x	x	x	x
	1	1	1	0	x	x	x	x
	1	1	1	1	x	x	x	x

$$f_0(d,c,b,a) = \sum_4 (0,2,4,6,8) + \sum_\phi (10,11,12,13,14,15)$$

$$f_1(d,c,b,a) = \sum_4 (0,3,4,7,8) + \sum_\phi (10,11,12,13,14,15)$$

$$f_2(d,c,b,a) = \sum_4 (1,2,3,4,9) + \sum_\phi (10,11,12,13,14,15)$$

$$f_3(d,c,b,a) = \sum_4 (5,6,7,8,9) + \sum_\phi (10,11,12,13,14,15)$$

Ejercicio propuesto: El avión de combate, modelo CHAPUZA 16, incorpora el circuito X47JK como último avance tecnológico. La función de este circuito es la de informar al piloto del estado del tren de aterrizaje del avión mediante indicadores luminosos.

Al circuito X47JK llegan los conductores *a*, *b* y *c*, procedentes de los circuitos que supervisan la posición de los trenes trasero izquierdo, trasero derecho y delantero respectivamente. Estos conductores presentan un nivel de tensión alto siempre que el correspondiente tren esté bajado, y un nivel de tensión bajo siempre que el correspondiente tren esté subido.



El circuito X47JK activa dos indicadores luminosos (L1 y L2) de color verde, un indicador luminoso (L3) de color rojo y un indicador luminoso (L4) de color azul. El indicador L1 se enciende siempre que todo el tren de aterrizaje está correctamente subido; el indicador L2 se enciende siempre que todo el tren de aterrizaje está correctamente bajado; el indicador L3 se enciende siempre que uno de los trenes de aterrizaje está averiado y el indicador L4 se enciende siempre que el tren de aterrizaje delantero está averiado. Determina las funciones lógicas que gobiernan el estado de los indicadores luminosos L1, L2, L3 y L4.

Nota 1: Supón nula la probabilidad de que estén averiados simultáneamente dos o más trenes de aterrizaje.

Nota 2: El piloto dispone de un único interruptor para recoger (int. abierto) y sacar (int. cerrado) los 3 trenes de aterrizaje.

Acuerdo:

$$a = \begin{cases} 1 & \text{si la rueda trasera izquierda está bajada} \\ 0 & \text{en caso contrario} \end{cases}$$

$$b = \begin{cases} 1 & \text{si la rueda trasera derecha está bajada} \\ 0 & \text{en caso contrario} \end{cases}$$

$$c = \begin{cases} 1 & \text{si la rueda delantera está bajada} \\ 0 & \text{en caso contrario} \end{cases}$$

c	b	a	L_1	L_2	L_3	L_4
0	0	0	1	0	0	0
0	0	1	0	0	1	0
0	1	0	0	0	1	0
0	1	1	0	0	1	1
1	0	0	0	0	1	1
1	0	1	0	0	1	0
1	1	0	0	0	1	0
1	1	1	0	1	0	0

$$L_1(c,b,a) = \begin{cases} 1 & \text{si todas las ruedas están recogidas} \\ 0 & \text{si no es así} \end{cases}$$

$$L_2(c,b,a) = \begin{cases} 1 & \text{si todas las ruedas están bajadas} \\ 0 & \text{si no es así} \end{cases}$$

$$L_3(c,b,a) = \begin{cases} 1 & \text{si el mecanismo de una de las ruedas está averiado} \\ 0 & \text{si no es así} \end{cases}$$

$$L_4(c,b,a) = \begin{cases} 1 & \text{si el mecanismo de la rueda delantera está averiado} \\ 0 & \text{si no es así} \end{cases}$$

Solución:

$$L_1(c,b,a) = \sum_3 (0) = \overline{c}\,\overline{b}\,\overline{a} = \overline{c+b+a}$$

$$L_2(c,b,a) = \sum_3 (7) = cba$$

$$L_3(c,b,a) = \sum_3 (1,2,3,4,5,6) = \overline{c}a + c\overline{b} + b\overline{a} = c\overline{a} + \overline{c}b + \overline{b}a$$

$$L_4(c,b,a) = \sum_3 (3,4) = \overline{c}ba + c\overline{b}\,\overline{a}$$

c	b	a	L_1	L_2	L_3	L_4
0	0	0	1	0	0	0
0	0	1	0	0	1	0
0	1	0	0	0	1	0
0	1	1	0	0	1	1
1	0	0	0	0	1	1
1	0	1	0	0	1	0
1	1	0	0	0	1	0
1	1	1	0	1	0	0

Tema 4